微机电系统元件及其制造方法
【技术领域】
[0001]本发明涉及一种MEMS(Micro Electro Mechanical Systems:微机电系统)元件及其制造方法。
【背景技术】
[0002]现有的MEMS元件以在真空密封或气密密封了固定压力的非活性气体等的空腔等空间中配置振子等的MEMS部的方式而被制成(例如参照专利文献I)。该空腔等的空间使用由氧化硅膜构成的绝缘膜作为牺牲材料，并通过利用蚀刻来去除该牺牲材料而被形成。因此，在空腔等的空间的内壁上，较多地被使用有容易产生气体的氧化硅膜。其结果为，存在从氧化硅膜上产生的气体积存于该空间内而使真空度恶化或使气密密封压力变动的情况。由此，成为MEMS部的性能或可靠性降低的原因。
[0003]本发明的几个方式涉及对从配置有MEMS部的空间的内壁上产生气体的情况进行抑制的MEMS元件及其制造方法。
[0004]另外，本发明的几个方式涉及能够对从配置有MEMS部的空间的内壁上产生气体的情况进行抑制并且将MEMS部的电极取出到上述空间的外侧的MEMS元件及其制造方法。
[0005]专利文献1:日本特开-30021 (图4)
【发明内容】
[0006]本发明的一个方式为，在通过氮化硅膜与硅膜而被覆盖的空间中配置有MEMS (微机电系统)部的MEMS (微机电系统)元件。
[0007]根据本发明的一个方式，由于通过氮化硅膜与硅膜来形成对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况。
[0008]本发明的一个方式为一种MEMS元件，其中，在至少由氮化硅膜和硅膜构成的空间中配置有MEMS部，所述硅膜具有第一孔，所述第一孔通过金属膜而被填埋，通过所述金属膜、所述氮化硅膜以及所述硅膜而形成气密结构。
[0009]根据本发明的一个方式，由于通过氮化硅膜与硅膜来形成对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况。
[0010]另外，在上述本发明的一个方式中，所述MEMS部被配置于所述氮化硅膜上，所述硅膜被配置于所述MEMS部上方，且紧贴着位于所述MEMS部的周围的所述氮化硅膜。
[0011 ] 根据本发明的一个方式，通过使硅膜与位于MEMS部的周围的氮化硅膜紧贴，从而能够利用对所述MEMS部的上方进行覆盖的硅膜与所述MEMS部下的氮化硅膜而以三维包围的方式密闭，由此能够制成气密结构。
[0012]另外，在上述本发明的一个方式中，具有:第一绝缘膜，其被形成在所述硅膜上；第二孔，其被形成在所述第一绝缘膜上，并位于所述第一孔上；第二绝缘膜，其被形成在所述第一绝缘膜上，所述第一孔以及第二孔通过所述金属膜或所述金属硅化物而被填埋。
[0013]根据本发明的一个方式，第一孔以及第二孔通过金属膜而被填埋，通过在该金属膜上形成第二绝缘膜，从而使金属膜被完全埋入。因此，在第二绝缘膜上不会露出金属膜。因此，能够提高MEMS部的相对于来自外部的机械性应力的耐性。
[0014]另外，在上述本发明的一个方式中，所述硅膜具有环状的孔，位于所述环状的孔的内侧的所述硅膜与所述MEMS部电连接，所述环状的孔通过氮化硅膜而被填埋。
[0015]根据上述本发明的一个方式，能够在保持气密性的同时将两个电极从MEMS部取出到硅膜的外侧。
[0016]另外，在上述本发明的一个方式中，具有被形成在所述硅膜上的绝缘膜、被形成在所述绝缘膜的贯穿孔、被形成在所述硅膜上的位于所述贯穿孔下的孔、被埋入所述孔中的金属膜，通过所述金属膜、所述氮化硅膜以及所述硅膜而形成气密结构。
[0017]根据本发明的一个方式，由于通过金属膜、氮化硅膜以及硅膜来形成对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况。
[0018]另外，在上述本发明的一个方式中，所述绝缘膜具有被形成在所述硅膜上的第一绝缘膜、被形成在所述第一绝缘膜上的第二绝缘膜、被形成在所述第二绝缘膜上的第三绝缘膜。
[0019]另外，在本发明的一个方式中，所述孔未被配置于所述MEMS部的正上方。
[0020]另外，在本发明的一个方式中，所述第一孔未被配置于所述MEMS部的正上方。由此，能够抑制MEMS部的可靠性降低的情况。
[0021]本发明的一个方式为一种MEMS元件，其中，在通过第一氮化硅膜和硅膜而被覆盖的空间中配置有MEMS部，所述MEMS部具有第一电极以及第二电极，所述硅膜具有第一环状的孔以及第二环状的孔，位于所述第一环状的孔的内侧的所述硅膜与所述第一电极电连接，位于所述第二环状的孔的内侧的所述硅膜与所述第二电极电连接，所述第一环状的孔以及第二环状的孔分别通过第二氮化硅膜而被填埋。
[0022]根据本发明的一个方式，由于通过氮化硅膜与硅膜来形成对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况，并且通过将位于第一环状的孔的内侧的所述硅膜与第一电极电连接，将位于第二环状的孔的内侧的所述硅膜与第二电极电连接，从而能够将MEMS部的电极取出到所述空间的外侧。
[0023]另外，在上述本发明的一个方式中，所述MEMS部被配置于所述第一氮化硅膜上，所述硅膜被配置于所述MEMS部上方，且与位于所述MEMS部的周围的所述第一氮化硅膜紧贴。
[0024]根据本发明的一个方式，通过使硅膜与位于MEMS部的周围的第一氮化硅膜紧贴，从而能够利用对所述MEMS部的上方进行覆盖的硅膜与所述MEMS部下的第一氮化硅膜而以三维包围的方式密闭，由此能够制成气密结构。
[0025]另外，在上述本发明的一个方式中，具有:第一电极基座，其被配置于所述第一电极上，并且被配置于位于所述第一环状的孔的内侧的所述硅膜下；第二电极基座，其被配置于所述第二电极上，并且被配置于位于所述第二环状的孔的内侧的所述硅膜下；硅基座，其被紧贴在所述第一氮化硅膜上，所述MEMS部被配置于所述第一氮化硅膜上，所述硅基座位于所述MEMS部的周围，所述硅膜配置于所述MEMS部上方，且与所述硅基座紧贴。
[0026]根据本发明的一个方式，由于通过氮化硅膜与硅膜来形成对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况，并且通过将位于第一环状的孔的内侦_所述硅膜经由第一电极基座而与第一电极电连接，将位于第二环状的孔的内侧的所述硅膜经由第二电极基座而与第二电极电连接，从而能够将MEMS部的电极取出到所述空间的外侧。
[0027]另外，在上述本发明的一个方式中，所述硅膜具有第一孔，所述第一孔被金属膜填埋，通过所述金属膜、所述硅膜、所述第一氮化硅膜以及第二氮化硅膜而形成气密结构。
[0028]另外，在上述本发明的一个方式中，具有:第一绝缘膜，其被形成在所述硅膜上；第二孔，其被形成在所述第一绝缘膜上，并位于所述第一孔上；第二绝缘膜，其被形成在所述第一绝缘膜上，所述第一孔以及第二孔通过所述金属膜而被填埋。
[0029]根据本发明的一个方式，第一孔以及第二孔通过金属膜而被填埋，通过在该金属膜上形成第二绝缘膜，从而将金属膜完全埋入。因此，在第二绝缘膜上不会露出金属膜。因此，能够提高MEMS部的相对于来自外部的机械性应力的耐性。
[0030]另外，在本发明的一个方式中，所述第一孔未被配置于所述MEMS部的可动电极的正上方。由此，能够抑制MEMS部的可靠性降低的情况。
[0031]另外，在本发明的一个方式中，所述MEMS部被配置于半导体基板上，在所述半导体基板上也能够形成集成电路。如此，通过在半导体基板上与集成电路一起形成MEMS部，从而能够小型化或降低制造成本。
[0032]另外，在本发明的一个方式中，所述MEMS部具有可动电极、第一电极以及第二电极。
[0033]本发明的一个方式为一种MEMS元件的制造方法，其中，在第一氮化硅膜上形成MEMS部，将对所述MEMS部进行覆盖的牺牲层形成在所述第一氮化硅膜上，形成硅膜，所述硅膜与位于所述牺牲层的周围的所述第一氮化硅膜紧贴、且对所述牺牲层进行覆盖，在所述硅膜上形成孔，通过经由所述孔而将湿式蚀刻液供给至所述牺牲层而去除所述牺牲层，从而使MEMS部位于被所述第一氮化硅膜和所述硅膜覆盖的空间中。
[0034]根据本发明的一个方式，由于能够通过氮化硅膜与硅膜来形成对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况。
[0035]另外，在上述本发明的一个方式中，在形成所述牺牲层之后且形成所述硅膜之前，在所述牺牲层上形成第一连接孔以及第二连接孔，在形成所述硅膜时，通过在所述第一连接孔以及第二连接孔内形成所述硅膜而使所述第一连接孔以及第二连接孔内的所述硅膜与所述MEMS部电连接，在形成所述硅膜之后且形成所述孔之前，通过在所述硅膜上形成第一环状的孔而将所述第一连接孔内的所述硅膜分离，并且通过在所述硅膜上形成第二环状的孔而将所述第二连接孔内的所述硅膜分离，由第二氮化硅膜来填埋所述第一环状的孔以及第二环状的孔。
[0036]根据本发明的一个方式，能够在保持气密性的同时将两个电极从MEMS部中取出到硅膜的外侧。
[0037]另外，在上述本发明的一个方式中，在通过第二氮化硅膜填埋了所述第一环状的孔以及第二环状的孔之后且形成所述孔前，在所述第二氮化硅膜以及所述硅膜上形成第一绝缘膜，在所述第一绝缘膜上形成第一配线层，在所述第一配线层以及所述第一绝缘膜上形成第二绝缘膜，在所述第二绝缘膜上形成第二配线层，在所述第二配线层以及所述第二绝缘膜上形成第三绝缘膜，在所述第一绝缘膜至第三绝缘膜上形成位于所述孔上的贯穿孔，在去除所述牺牲层时，经由所述贯穿孔以及所述孔而将所述湿式蚀刻液供给至所述牺牲层，在去除所述牺牲层后，通过利用溅射而将金属膜埋入所述贯穿孔以及所述孔中，从而利用所述金属膜、所述第一氮化硅膜以及第二氮化硅膜以及所述硅膜而形成气密结构。
[0038]根据本发明的一个方式，由于通过金属膜、氮化硅膜以及硅膜来形成对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况。
[0039]本发明的一个方式为一种MEMS元件的制造方法，其中，在第一氮化硅膜上形成MEMS部，将对所述MEMS部进行覆盖的牺牲层形成在所述第一氮化硅膜上，形成硅膜，所述硅膜与位于所述牺牲层的周围的所述第一氮化硅膜紧贴、且对所述牺牲层进行覆盖，在所述硅膜上形成第一孔，通过经由所述第一孔而将湿式蚀刻液供给至所述牺牲层而去除所述牺牲层，从而使MEMS部位于被所述第一氮化硅膜和所述硅膜覆盖的空间中，并通过溅射而将金属膜埋入所述第一孔埋中而使所述空间被密封。
[0040]根据本发明的一个方式，由于通过氮化硅膜、硅膜和金属膜来包围对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况。
[0041]另外，在上述本发明的一个方式中，在形成所述硅膜之后且形成所述第一孔前，在所述硅膜上形成第一绝缘膜，在所述第一绝缘膜上形成第二孔，在所述硅膜上形成第一孔时，以使所述第一孔位于所述第二孔下的方式在所述硅膜上形成所述第一孔，在将所述湿式蚀刻液向所述牺牲层进行供给时，经由所述第一孔以及第二孔来供给所述湿式蚀刻液，在通过溅射埋入所述金属膜时，在所述第一孔以及第二孔中埋入所述金属膜，在所述第一绝缘膜上形成配线层，在所述配线层、所述金属膜以及所述第一绝缘膜上形成第二绝缘膜。
[0042]根据本发明的一个方式，利用金属膜来填埋第一孔以及第二孔，并通过在该金属膜上形成第二绝缘膜，从而使金属膜被完全埋入。因此，在第二绝缘膜上不会露出金属膜。因此，能够提高MEMS部的相对于来自外部的机械性应力的耐性。
[0043]另外，在上述本发明的一个方式中，在形成所述牺牲层之后且形成所述硅膜之前，在所述牺牲层上形成第一连接孔以及第二连接孔，在形成所述硅膜时，通过在所述第一连接孔以及第二连接孔内形成所述硅膜，从而使所述第一连接孔以及第二连接孔内的所述硅膜与所述MEMS部电连接，在形成所述硅膜之后且形成所述第一孔前，通过在所述硅膜上形成第一环状的孔而使所述第一连接孔内的所述硅膜分离，并且通过在所述硅膜上形成第二环状的孔而使所述第二连接孔内的所述硅膜分离，利用第二氮化硅膜来填埋所述第一环状的孔以及第二环状的孔。
[0044]根据本发明的一个方式，能够在保持气密性的同时将两个电极从MEMS部中取出到硅膜的外侧。
[0045]另外，在上述本发明的一个方式中，在形成所述牺牲层之后且形成所述硅膜之前，在所述牺牲层上形成第一连接孔以及第二连接孔，在形成所述硅膜时，通过在所述第一连接孔以及第二连接孔内形成所述硅膜而使所述第一连接孔以及第二连接孔内的所述硅膜与所述MEMS部电连接，在形成所述第一孔时，通过在所述硅膜上形成第一环状的孔而将所述第一连接孔内的所述硅膜分离，并且通过在所述硅膜上形成第二环状的孔而将所述第二连接孔内的所述硅膜分离，在所述硅膜上形成第一孔之后且在去除所述牺牲层之前，利用第二氮化硅膜来填埋所述第一孔、所述第一环状的孔以及第二环状的孔，并将被埋入所述第一孔中的所述第二氮化硅膜去除。
[0046]根据本发明的一个方式，能够在保持气密性的同时将两个电极从MEMS部中取出到硅膜的外侧。
[0047]本发明的一个方式为一种MEMS元件的制造方法，其中，在第一氮化硅膜上形成具有第一电极以及第二电极的MEMS部，将对所述MEMS部进行覆盖的牺牲层形成在所述第一氮化硅膜上，在所述牺牲层上，形成位于所述第一电极上的第一连接孔以及位于所述第二电极上的第二连接孔，形成硅膜，所述硅膜形成在位于所述牺牲层的周围的所述第一氮化硅膜上、且对所述第一连接孔以及第二连接孔内以及所述牺牲层进行覆盖，通过在所述硅膜上形成第一环状的孔而将所述第一连接孔内的所述硅膜分离，并且通过在所述硅膜上形成第二环状的孔而将所述第二连接孔内的所述硅膜分离，利用第二氮化硅膜来填埋所述第一环状的孔以及第二环状的孔，在所述硅膜上形成第一孔，并通过经由所述第一孔而将湿式蚀刻液供给至所述牺牲层而去除所述牺牲层，从而使MEMS部位于被所述第一氮化硅膜以及第二氮化硅膜和所述硅膜覆盖的空间中。
[0048]根据本发明的一个方式，由于通过氮化硅膜与硅膜包围了对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况，并且通过使位于第一环状的孔的内侧的所述硅膜与第一电极电连接，使位于第二环状的孔的内侧的所述硅膜与第二电极电连接，从而能够将MEMS部的电极取出到所述空间的外侧。
[0049]本发明的一个方式为一种MEMS元件的制造方法，其中，在第一氮化硅膜上形成具有第一电极以及第二电极的MEMS部，将对所述MEMS部进行覆盖的牺牲层形成在所述第一氮化硅膜上，在所述牺牲层上形成位于所述第一电极上的第一连接孔以及位于所述第二电极上的第二连接孔，形成硅膜，所述硅膜形成在位于所述牺牲层的周围的所述第一氮化硅膜上、且对所述第一连接孔以及第二连接孔内以及所述牺牲层进行覆盖，通过在所述硅膜上形成第一环状的孔而将所述第一连接孔内的所述硅膜分离，并且通过在所述硅膜上形成第二环状的孔而将所述第二连接孔内的所述硅膜分离，且形成第一孔，通过第二氮化硅膜来填埋所述第一孔、所述第一环状的孔以及第二环状的孔，将被埋入所述第一孔中的所述第二氮化硅膜去除，通过经由所述第一孔而将湿式蚀刻液供给至所述牺牲层而去除所述牺牲层，从而使MEMS部位于被所述第一氮化硅膜以及第二氮化硅膜和所述硅膜覆盖的空间中。
[0050]根据本发明的一个方式，由于通过氮化硅膜与硅膜包围了对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况，并且使位于第一环状的孔的内侧的所述硅膜与第一电极电连接，使位于第二环状的孔的内侧的所述硅膜与第二电极电连接，从而能够将MEMS部的电极取出到所述空间的外侧。
[0051]另外，在本发明的一个方式中，所述MEMS部具有可动电极，在形成所述MEMS部时，在所述第一氮化硅膜上形成第一电极以及第二电极和包围所述第一电极以及第二电极的第一硅基座，之后，在所述第一电极上形成第一电极基座且在所述第二电极上形成所述可动电极以及第二电极基座，并且在所述第一硅基座上形成第二硅基座，在形成对所述MEMS部进行覆盖的牺牲层时，将对所述第一电极基座以及第二电极基座和所述第一硅基座以及第二硅基座进行覆盖的所述牺牲层形成在所述第一氮化硅膜上，在所述牺牲层上形成所述第一连接孔以及第二连接孔时，在所述牺牲层上形成位于所述第一电极基座上的所述第一连接孔、位于所述第二电极基座上的所述第二连接孔以及位于所述第二硅基座上的槽，在形成所述硅膜时，在所述槽内形成所述硅膜，通过去除所述牺牲层，从而使MEMS部、第一电极基座以及第二电极基座、第一硅基座以及第二硅基座位于所述空间中。
[0052]根据本发明的一个方式，由于通过氮化硅膜与硅膜包围了对MEMS部进行配置的空间，因此能够抑制从空间的内壁上产生气体的情况，并且使位于第一环状的孔的内侧的所述硅膜经由第一电极基座而与第一电极电连接，使位于第二环状的孔的内侧的所述硅膜经由第二电极基座而与第二电极电连接，从而能够将MEMS部的电极取出到所述空间的外侧。
[0053]另外，在上述本发明的一个方式中，在去除所述牺牲层之后，通过溅射而将金属膜埋入所述第一孔中从而使所述空间被密封。
【附图说明】
[0054]图1 (A)为表示本发明的一个方式所涉及的MEMS元件的俯视图，⑶为沿着㈧所示的A-A"线的剖视图。
[0055]图2㈧?(E)为用于对图1(B)所示的MEMS元件的制造方法进行说明的剖视图。
[0056]图3(A)、⑶为用于对图1(B)所示的MEMS元件的制造方法进行说明的剖视图。
[0057]图4中为用于对图1⑶所示的MEMS元件的制造方法进行说明的剖视图。
[0058]图5 (A)为表示比较例所涉及的MEMS元件的俯视图，⑶为沿着㈧所示的B-B"线的剖视图以及沿着C-C"线的剖视图。
[0059]图6㈧?(G)为用于对图5(B)所示的MEMS元件的制造方法进行说明的剖视图。
[0060]图7为用于对图5⑶所示的MEMS元件的制造方法进行说明的剖视图。
[0061]图8㈧为表示本发明的一个方式所涉及的MEMS元件的俯视图，⑶为沿着㈧所示的A-A"线的剖视图。
[0062]图9 (A)、⑶为用于对图8⑶所示的MEMS元件的制造方法进行说明的剖视图。
[0063]图10为用于对图8⑶所示的MEMS元件的制造方法进行说明的剖视图。
[0064]图11㈧为表示本发明的一个方式所涉及的MEMS元件的俯视图，⑶为沿着(A)所示的A-A"线的剖视图。
【具体实施方式】
[0065]在下文中，使用附图来对本发明的实施方式进行详细说明。但是，本发明并不限定于以下的说明，如果是本领域技术人员，则很容易理解如下情况，即，能够在不脱离本发明的主旨及其范围的条件下对其方式以及详细内容进行各种变更。因此，本发明并非被解释为限定于下文所示的实施方式的记载内容。
[0066]实施方式I
[0067]图1 (A)为表示本发明的一个方式所涉及的MEMS元件的俯视图，图1⑶为沿着图UA)所示的A-A"线的剖视图。图2?图4为用于对图1 (B)所示的MEMS元件的制造方法进行说明的剖视图。
[0068]本发明的一个方式为，在成为基板的半导体集成电路的制造工序的中途，于即将形成FET(Field effect transistor:场效应晶体管)之前，以良好的亲和性插入符合气密结构的MEMS元件的制造工序，接下来，在经过FET形成以及配线层形成等的工序之后，制成空腔的气密结构。
[0069]首先，如图2(A)所示，在硅基板11的元件分离区域内形成元件分离膜(ST1:Shallow Trench Isolat1n:浅沟槽隔离)12。接着，在娃基板11的活性区域内形成氧化膜13。接着，在包括元件分离膜12在内的整个面上形成第一氮化硅膜14。
[0070]接下来，在第一氮化硅膜14上形成MEMS部15。对此，以下将进行详细说明。
[0071]在第一氮化硅膜14上形成第一导电膜，并通过对第一导电膜进行图案形成，而在第一氮化娃膜14上形成由第一导电膜构成的第一电极15a以及第二电极15b。此外，第一导电膜例如为多晶硅膜、非晶硅膜或者单结晶硅膜中的任意一种。接着，在第一氮化硅膜14、第一以及第二电极15a、15b上形成间隙用绝缘膜16，并对间隙用绝缘膜16进行图案形成。接着，在包括间隙用绝缘膜16在内的整个面上形成第二导电膜，并通过对第二导电膜进行图案形成，而在间隙用绝缘膜16上形成由第二导电膜构成的可动电极15c。此外，第二导电膜例如为多晶硅膜、非晶硅膜或者单结晶硅膜中的任意一种。该可动电极15c与第一电极15a电连接。以此方式使具有第一电极15a、第二电极15b以及可动电极15c的MEMS部15被形成于第一氮化硅膜14上(参照图1 (A))。
[0072]此外，在本说明书中，“MEMS部”的含义为，只要具有可动电极和至少两个电极即可，包括各种结构，例如谐振器等。
[0073]之后，如图2(B)所示，通过蚀刻而去除间隙用绝缘膜16。接着，在氮气环境气中对MEMS部15实施热处理。由此，能够释放MEMS部15的应力。
[0074]接下来，如图2(C)所示，在第一氮化硅膜14上形成覆盖MEMS部15的牺牲层17。该牺牲层17起到保护MEMS部15的作用。
[0075]之后，如图2(D)所示，通过对牺牲层17进行图案形成，从而在牺牲层17上形成第一连接孔21以及第二连接孔22并且将无用的牺牲层去除。接着，对第一氮化硅膜14进行图案形成。
[0076]接下来，如图2(E)所示，在硅基板11形成集成电路部30。对此，在下文中进行详细说明。
[0077]通过向硅基板11注入杂质离子而形成阱(未图示)，并将活性区域的氧化膜13去除。接着，在硅基板11的活性区域中利用热氧化法来形成栅极绝缘膜31。接着，对在第一以及第二连接孔21、22内露出的第一以及第二电极15a、15b的表面进行蚀刻。由此，做到了不阻碍由第一以及第二连接孔21、22实施的第一以及第二电极15a、15b的电接触。
[0078]此外，作为不阻碍第一以及第二电极15a、15b的电接触的方法，也可以使用其他方法，例如即使使用如下方法也能够实现，即，在对第一氮化硅膜14进行图案形成之前，形成与位于牺牲层17的周围的第一氮化硅膜14紧贴、且对牺牲层17进行覆盖的作为硅膜18的多晶硅膜。但是，在该方法中，将在不同的工序中形成对牺牲层17进行覆盖的作为硅膜18的多晶硅膜与作为集成电路部30的栅电极32的多晶硅膜。如此，在通过不同的工序而形成的方法中，具有能够采用适合于对牺牲层17进行覆盖的硅膜18的多晶硅膜，或能够采用适合于栅电极32的多晶硅膜的优点。但是，在本实施方式中，以通过相同的多晶硅膜形成硅膜18与栅电极32的方法来进行说明。在该方法中，具有能够缩短工序的优点。
[0079]接着，以对栅极绝缘膜31上以及牺牲层17进行覆盖的方式形成多晶硅膜，并对该多晶硅膜进行图案形成。由此，在栅极绝缘膜31上形成栅电极32，形成与位于牺牲层17的周围的第一氮化硅膜14紧贴且覆盖牺牲层17的硅膜18，在第一以及第二连接孔21、22内形成硅膜18 (以下，称为“电极柱”。)，在硅膜18上形成第一以及第二环状的孔18a、18b。此时，通过第一以及第二环状的孔18a、18b而使第一连接孔21内的电极柱18c与其他的硅膜18电分离，并且使第二连接孔22内的电极柱18d与其他的硅膜18电分离。而且，第一连接孔21内的电极柱18c与第一电极15a电连接，第二连接孔22内的电极柱18d与第二电极15b电连接。即，分别位于第一以及第二环状的孔18a、18b的内侧的硅膜18与MEMS部15的第一以及第二电极15a、15b电连接(参照图2(E)、图1(A))。
[0080]此外，在本说明书中，“环状的孔”除了图UA)所示的平面形状为环状的四边形状的孔之外，只要是具有上述的电分离的功能的孔即可，包含各种形状(例如圆形或椭圆形等)的孔。
[0081]接着，将栅电极32作为掩膜而以自调整的方式形成低浓度杂质层(未图示)。接着，在栅电极32的侧壁上形成由氮化硅膜构成的侧壁33。该侧壁33也被形成于硅膜18的侧壁上。接着，将栅电极32以及侧壁33作为掩膜而以自调整的方式形成源极扩散层34以及漏极扩散层35。此外，虽然也能够在栅电极32的侧壁33上使用氧化硅膜，但在该情况下被形成于硅膜18的侧壁上的由氧化硅膜构成的侧壁将被去除。
[0082]接下来，如图3(A)所示，在包括第一以及第二环状的孔18a、18b内部在内的整个面上形成第二氮化硅膜36。由此，第一以及第二环状的孔18a、18b内被埋入有第二氮化硅膜36。通过使第二氮化硅膜36与第一以及第二环状的孔18a、18b的侧壁的硅膜18紧贴，从而能够将第一以及第二环状的孔18a、18b完全堵塞，并且利用后面的工序能够实现牺牲层去除后的气密结构。此外，在第一以及第二环状的孔18a、18b的侧壁上也形成有由氮化硅膜构成的侧壁33的情况下，通过使该侧壁33以及第二氮化硅膜36与第一以及第二环状的孔18a、18b的侧壁的硅膜18紧贴，从而能够将第一以及第二环状的孔18a、18b完全堵塞。
[0083]接着，在第二氮化硅膜36上形成由氧化硅膜构成的第一层间绝缘膜37。
[0084]之后，如图3 (B)所示，通过 CMP (Chemical Mechanical Polishing:化学机械研磨)而将第一层间绝缘膜37平坦化。
[0085]接下来，如图4所示，在第一层间绝缘膜37以及第二氮化硅膜36上通过蚀刻而形成第三?第六连接孔41a、42a、43a、44a。第三以及第四连接孔41a、42a被设置于，分别被第一以及第二环状的孔18a、18b包围并与周围绝缘的作为硅膜18的一部分的电极柱18c、18d之上。第五以及第六连接孔43a、44a作为被设置于MEMS部区域外的集成电路部的通常接点的代表例而被描绘。该连接孔形成工序以后，除了牺牲层脱模蚀刻之外，其余均与通常的集成电路的配线工艺基本相同。此外，该集成电路部区域的存在并非是必须的。
[0086]接着，在第三?第六连接孔41a、42a、43a、44a内以及第一层间绝缘膜37上形成第三导电膜，并通过CMP或者蚀刻而去除存在于第一层间绝缘膜37上的第三导电膜。由此，在第三连接孔41a内埋入第一导电插头41，在第四连接孔42a内埋入第二导电插头42，在第五连接孔43a内埋入第三导电插头43，在第六连接孔44a内埋入第四导电插头44。其结果为，第一导电插头41与位于第一连接孔21内的硅膜(电极柱)18电连接，第二导电插头42与位于第二连接孔22内的硅膜(电极柱)18电连接，第三导电插头43与源极扩散层34电连接，第四导电插头44与漏极扩散层35电连接。
[0087]接着，在第一层间绝缘膜37以及第一?第四导电插头41、42、43、44上形成第一配线层51、52、53、54。此外，在本说明书中，“配线层”的含义为，包括被形成于某个层上的多个配线。
[0088]接着，在第一层间绝缘膜37以及第一配线层51、52、53、54上形成由氧化硅膜构成的第二层间绝缘膜38，并通过CMP而将第二层间绝缘膜38平坦化。
[0089]接着，在第二层间绝缘膜38上通过蚀刻而形成第七?第十连接孔45a、46a、47a、48a。接着，在第七?第十连接孔45a、46a、47a、48a内以及第二层间绝缘膜38上形成第四导电膜，并通过CMP或者蚀刻而将存在于第二层间绝缘膜38上的第四导电膜去除。由此，在第七连接孔45a内埋入第五导电插头45，在第八连接孔46a内埋入第六导电插头46，在第九连接孔47a内埋入第七导电插头47，在第十连接孔48a内埋入第八导电插头48。其结果为，第五?第八导电插头45、46、47、48分别与第一配线层51、52、53、54电连接。
[0090]接着，在第二层间绝缘膜38以及第五?第八导电插头45、46、47、48上形成第二配线层55、56、57、58。接着，在第二层间绝缘膜38以及第二配线层55、56、57、58上形成保护膜(第三绝缘膜)39。
[0091]接着，在第二氮化硅膜36、第一层间绝缘膜37、第二层间绝缘膜38以及保护膜39中形成位于硅膜18上的第一贯穿孔23以及第二贯穿孔24。接着，通过将位于第一以及第二贯穿孔23、24下的脱模孔25、26形成至硅膜18，从而使牺牲层17露出。
[0092]接着，将湿式蚀刻液通过第一以及第二贯穿孔23、24和脱模孔25、26而向牺牲层17进行供给。由此，使牺牲层17被去除。在该牺牲层17被去除的部分处形成空间61。该空间61为被第一以及第二氮化硅膜14、36和硅膜18覆盖的空间，MEMS部15位于空间61中(参照图1(B))。此外，由于硅膜18与第一以及第二氮化硅膜14、36的紧贴性优良，因此不会发生湿式蚀刻液的渗出。
[0093]之后，如图1(B)所示，利用溅射而在第一以及第二贯穿孔23、24内、脱模孔25、26内以及保护膜39上形成金属膜71 (例如Al合金膜)，并通过对保护膜39上的金属膜71进行图案形成，而在第一以及第二贯穿孔23、24、脱模孔25、26中埋入金属膜71。由此，MEMS部15被金属膜71、第一以及第二氮化娃膜14、36、娃膜18包围，从而形成气密结构。另外，空间61的真空度(压力)与对金属膜71进行溅射时的真空度(压力)相同。
[0094]此外，在对金属膜71进行溅射时，有时一部分的金属膜71会进入脱模孔25、26的下方的空间61内。因此，优选为，不将脱模孔25、26配置于MEMS部15的可动电极15c的正上方。这是由于，当金属膜71进入到可动电极15c上时，会使MEMS部15的性能降低。
[0095]另外，在本说明书中，“气密结构”的含义为，除了以高真空状态密封得到的结构之夕卜，还包含将固定的压力的气体密闭并密封而得到的结构，也包括非严密气密状态的结构。
[0096]比较例
[0097]为了明确本实施方式的效果而对比较例进行说明。
[0098]图5 (A)为表示比较例所涉及的MEMS元件的俯视图，图5⑶为沿着图5 (A)所示的B-Br线的剖视图以及沿着C-C线的剖视图。图6以及图7为用于对图5⑶所示的MEMS元件的制造方法进行说明的剖视图。
[0099]首先，图6㈧所示的工序除了下述点之外与图2(A)所示的工序相同，即，在第一氮化硅膜14上形成第一导电膜，并通过对第一导电膜进行图案形成，从而除了形成由第一导电膜构成的第一以及第二电极15a、15b之外，还形成了基座15d。
[0100]另外，图6 (B)所不的工序与图2 (B)所不的工序相同，图6 (C)所不的工序与图2(C)所示的工序相同。
[0101]之后，如图6⑶所示，对牺牲层17进行图案形成，并对第一氮化硅膜14进行图案形成。
[0102]接下来，图6(E)所示的工序与图2(E)所示的工序相同，在硅基板11上形成集成电路部30。对此，以下将进行详细说明。
[0103]通过向硅基板11注入杂质离子而形成阱(未图示)，并将活性区域的氧化膜13去除。接着，在硅基板11的活性区域中利用热氧化法来形成栅极绝缘膜31。接着，在栅极绝缘膜31上形成多晶硅膜，并通过对该多晶硅膜进行图案形成而在栅极绝缘膜31上形成栅电极32。
[0104]接着，将栅电极32作为掩膜而以自调整的方式形成低浓度杂质层(未图示)。接着，在栅电极32的侧壁上形成由氮化硅膜构成的侧壁33。接着，将栅电极32以及侧壁33作为掩膜而以自调整的方式形成源极扩散层34以及漏极扩散层35。
[0105]接下来，如图6(F)所示，在包括牺牲层17在内的整个面上形成由氧化硅膜构成的第一层间绝缘膜37。
[0106]然后，如图6(G)所示，通过CMP将第一层间绝缘膜37平坦化。
[0107]接下来，如图7所示，通过蚀刻而在第一层间绝缘膜37以及牺牲层17上形成对MEMS部15的周围进行覆盖的槽81a与第五以及第六连接孔43a、44a。接着，在槽81a内、第五以及第六连接孔43a、44a内以及第一层间绝缘膜37上形成第三导电膜，并通过CMP或者蚀刻而将存在于第一层间绝缘膜37上的第三导电膜去除。由此，在槽81a内埋入了壁状的导电叠层81，在第五连接孔43a内埋入了第三导电插头43，在第六连接孔44a内埋入了第四导电插头44。其结果为，导电叠层81与基座15d连接，第三导电插头43与源极扩散层34电连接，第四导电插头44与漏极扩散层35电连接。
[0108]接着，在第一层间绝缘膜37、导电叠层81以及第三、第四导电插头43、44上形成壁状的配线叠层82以及第一配线层53、54。
[0109]接着，在第一层间绝缘膜37、配线叠层82以及第一配线层53、54上形成由氧化硅膜构成的第二层间绝缘膜38，并通过CMP而将第二层间绝缘膜38平坦化。
[0110]接着，通过蚀刻而在第二层间绝缘膜38中形成槽83a与第九以及第十连接孔47a、48a。接着，在槽83a内与第九以及第十连接孔47a、48a内以及第二层间绝缘膜38上形成第四导电膜，并通过CMP或者蚀刻而将存在于第二层间绝缘膜38上的第四导电膜去除。由此，在槽83a内埋入了壁状的导电叠层83，在第九连接孔47a内埋入了第七导电插头47，在第十连接孔48a内埋入了第八导电插头48。其结果为，导电叠层83与配线叠层82连接，第七以及第八导电插头47、48分别与第一配线层53、54电连接。
[0111]接着，在第二层间绝缘膜38的导电叠层83以及第七以及第八导电插头47、48上形成金属盖84以及第二配线层57、58。金属盖84通过与第二配线层57、58相同的层而被形成。接着，在第二层间绝缘膜38、金属盖84以及第二配线层57、58上形成保护膜39。
[0112]接着，在保护膜39上形成位于金属盖84上的开孔部39a。接着，在由于开孔部39a而露出的金属盖84上形成脱模孔84a、84b。
[0113]接着，经由开孔部39a以及脱模孔84a、84b而将湿式蚀刻液向第二层间绝缘膜38、第一层间绝缘膜37以及牺牲层17供给。由此，第一以及第二层间绝缘膜37、38与牺牲层17被去除，并在该被去除的部分中形成空间91。该空间91为被第一以及第二层间绝缘膜37,38和牺牲层17覆盖的空间，MEMS部15位于空间91中(参照图5(B))。
[0114]之后，利用溅射而在开孔部39a、脱模孔84a、84b内以及保护膜39上形成金属膜71 (例如Al合金膜)，并通过对保护膜39上的金属膜71进行图案形成，而在开孔部39a以及脱模孔84a、84b中埋入金属膜71。由此，空间91被金属膜71、第一以及第二层间绝缘膜37、38、牺牲层17、第一氮化硅膜14、金属盖84包围，从而形成气密结构。
[0115]此外，在对金属膜71进行溅射时，一部分的金属膜71会进入脱模孔的下方的空间91内。
[0116]根据本实施方式，由于通过氮化娃膜和娃膜18来形成配置MEMS部15的空间61，因此能够抑制从空间61的内壁上产生气体的情况。其结果为，能够抑制空间61的环境气从初始的环境气开始发生变动，从而能够提高MEMS元件的可靠性。相对于此，在比较例中，从空间91的内壁的氧化硅膜上产生气体，该气体积存于空间91中，从而使空间91的环境气从初始的环境气开始发生变动。
[0117]另外，在本实施方式中，通过使MEMS部15与集成电路部30 —起形成在硅基板11上，从而能够小型化或者降低制造成本。
[0118]另外，在本实施方式中，由于与比较例相比能够减小空间61的体积，因此能够缩短对牺牲层17进行蚀刻的时间。
[0119]实施方式2
[0120]图8 (A)为表示本发明的一个方式所涉及的MEMS元件的俯视图，图8⑶为沿着图8(A)所示的W线的剖视图。图9以及图10为用于对图8(B)所示的MEMS元件的制造方法进行说明的剖视图。
[0121]本发明的一个方式为，在成为基板的半导体集成电路的制造工序的中途，于即将形成FET (Field effect transistor)之前，以良好的亲和性插入符合气密结构的MEMS元件的制造工序，接下来，在经过FET形成以及配线层形成等的工序之后，制成空腔的气密结构。
[0122]首先，与实施方式I相同，实施图2(A)?图2(E)所示的工序。
[0123]接下来，如图9(A)所示，在包括第一以及第二环状的孔18a、18b内部在内的整个面上形成第二氮化硅膜36。由此，第一以及第二环状的孔18a、18b内被埋入有第二氮化硅膜36。通过使第二氮化硅膜36与第一以及第二环状的孔18a、18b的侧壁的硅膜18紧贴，从而能够将第一以及第二环状的孔18a、18b完全堵塞，并且利用后面的工序能够实现牺牲层去除后的气密结构。此外，在第一以及第二环状的孔18a、18b的侧壁上也形成有由氮化硅膜构成的侧壁33的情况下，通过使该侧壁33以及第二氮化硅膜36与第一以及第二环状的孔18a、18b的侧壁的硅膜18紧贴，从而能够将第一以及第二环状的孔18a、18b完全堵塞。
[0124]接着，在第二氮化硅膜36上形成由氧化硅膜构成的第一层间绝缘膜37。接着，在第一层间绝缘膜37上形成光致抗蚀膜(未图示)，并将该光致抗蚀膜作为掩膜而对第一层间绝缘膜37以及第二氮化硅膜36进行蚀刻。由此，在第一层间绝缘膜37以及第二氮化硅膜36上，形成位于硅膜18上的第二孔123、124。接着，通过在硅膜18上形成分别位于第二孔123、124之下的脱模孔(第一孔)25、26从而使牺牲层17露出。
[0125]此外，虽然在本实施方式中，在形成第二孔123、124之后形成脱模孔25、26，但也可以进行如下变更并实施。在图2(E)所示的工序中，在硅膜18上形成第一以及第二环状的孔18a、18b时，与第一以及第二环状的孔18a、18b 一起在硅膜18上形成脱模孔25、26，在图9 (A)所示的工序中，在第一以及第二环状的孔18a、18b内埋入第二氮化硅膜36时，在第一以及第二环状的孔18a、18b内以及脱模孔25、26内埋入第二氮化硅膜36，之后，在第二氮化硅膜36上形成第一层间绝缘膜37，在第一层间绝缘膜37以及第二氮化硅膜36上形成第二孔123、124，由此，可以通过去除分别位于第二孔123、124之下的脱模孔25、26内的第二氮化硅膜36而使牺牲层17露出。
[0126]之后，将湿式蚀刻液通过第二孔123、124和脱模孔25、26而向牺牲层17进行供给。由此，如图9(B)所示，牺牲层17被去除。在该牺牲层17被去除的部分处形成空间61。该空间61为被第一以及第二氮化硅膜14、36和硅膜18覆盖的空间，MEMS部15位于空间61中。此外，由于硅膜18与第一以及第二氮化硅膜14、36紧贴性优良，因此不会发生湿式蚀刻液的渗出。
[0127]接着，通过溅射而在第二孔123、124内、脱模孔25、26内以及第一层间绝缘膜37上形成金属膜71 (例如Al合金膜)。由此，在第二孔123、124、脱模孔25、26中埋入金属膜
71。其结果为，MEMS部15被金属膜71、第一以及第二氮化硅膜14、36、硅膜18包围，从而形成气密结构(参照图9(B))。另外，空间61的真空度(压力)与对金属膜71进行溅射时的真空度(压力)相同。
[0128]此外，在对金属膜71进行溅射时，有时一部分的金属膜71会进入脱模孔25、26的下方的空间61内。因此，优选为，不将脱模孔25、26配置于MEMS部15的可动电极15c的正上方。这是由于，当金属膜71进入到可动电极15c上时，会使MEMS部15的性能降低。
[0129]另外，在本说明书中，“气密结构”的含义为，除了以高真空状态密封得到的结构之夕卜，还包含将固定的压力的气体密闭并密封而得到的结构，也包括非严密气密状态的构造。
[0130]接下来，如图10所示，在通过蚀刻而去除了第一层间绝缘膜37上的金属膜71之后，通过CMP (Chemical Mechanical Polishing)而将第一层间绝缘膜37平坦化。
[0131]接着，在第一层间绝缘膜37以及第二氮化硅膜36上通过蚀刻而形成第三?第六连接孔41a、42a、43a、44a。第三以及第四连接孔41a、42a设置于，分别被第一以及第二环状的孔18a、18b包围并与周围绝缘的作为硅膜18的一部分的电极柱18c、18d之上。第五以及第六连接孔43a、44a作为被设置于MEMS部区域外的集成电路部的通常接点的代表例而被描绘。该连接孔形成工序以后，除了牺牲层脱模蚀刻之外，其余均与通常的集成电路的配线工序基本相同。此外，该集成电路部区域的存在并非是必须的。
[0132]接着，在第三?第六连接孔41a、42a、43a、44a内以及第一层间绝缘膜37上形成第三导电膜，并通过CMP或者蚀刻而去除存在于第一层间绝缘膜37上的第三导电膜。由此，在第三连接孔41a内埋入第一导电插头41，在第四连接孔42a内埋入第二导电插头42，在第五连接孔43a内埋入第三导电插头43，在第六连接孔44a内埋入第四导电插头44。其结果为，第一导电插头41与位于第一连接孔21内的硅膜(电极柱)18电连接，第二导电插头42与位于第二连接孔22内的硅膜(电极柱)18电连接，第三导电插头43与源极扩散层34电连接，第四导电插头44与漏极扩散层35电连接。
[0133]接着，在第一层间绝缘膜37以及第一?第四导电插头41、42、43、44上形成导电膜，并对该导电膜进行图案形成。由此，分别在第一?第四导电插头41、42、43、44上形成第一配线层51、52、53、54，并且在被埋入第二孔内的金属膜71上形成遮盖层157、158。此外，在本说明书中，“配线层”的含义为，包括被形成于某个层上的多个配线。
[0134]之后，如图8 (B)所示，在第一层间绝缘膜37、第一配线层51、52、53、54以及遮盖层157、158上形成由氧化硅膜构成的第二层间绝缘膜38，并通过CMP而将第二层间绝缘膜38平坦化。
[0135]接着，在第二层间绝缘膜38上通过蚀刻而形成第七以及第八连接孔45a、46a、第九以及第十连接孔(未图示)。接着，在第七?第十连接孔45a、46a内以及第二层间绝缘膜38上形成第四导电膜，并通过CMP或者蚀刻而将存在于第二层间绝缘膜38上的第四导电膜去除。由此，在第七连接孔45a内埋入第五导电插头45，在第八连接孔46a内埋入第六导电插头46，在第九连接孔(未图示)内埋入第七导电插头(未图示)，在第十连接孔(未图示)内埋入第八导电插头(未图示)。其结果为，第五以及第六导电插头45、46分别与第一配线层51、52电连接，第七以及第八导电插头分别与第一配线层53、54电连接。
[0136]接着，在第二层间绝缘膜38以及第五以及第六导电插头45、46上形成第二配线层55,56,并且在第二层间绝缘膜38及第七以及第八导电插头上形成第二配线层(未图示)。接着，在第二层间绝缘膜38以及第二配线层55、56上形成保护膜(第三绝缘膜)39。
[0137]比较例
[0138]由于为了明确本实施方式的效果比较例与实施方式I的比较例相同，因此省略详细说明。
[0139]根据本实施方式，由于通过金属膜71、氮化娃膜、娃膜18来形成配置MEMS部15的空间61，因此能够抑制从空间61的内壁上产生气体的情况。其结果为，能够抑制空间61的环境气从初始的环境气开始发生变动，从而能够提高MEMS元件的可靠性。相对于此，在比较例中，从空间91的内壁的氧化硅膜上产生气体，该气体积存于空间91中，从而使空间91的环境气从初始的环境气开始发生变动。
[0140]另外，根据本实施方式，由于通过氮化硅膜和硅膜18来形成配置MEMS部15的空间61，因此能够抑制从空间61的内壁上产生气体的情况。伴随于此，通过在牺牲层17上形成第一以及第二连接孔21、22，在第一以及第二连接孔21、22内埋入硅膜18，在硅膜18上形成第一以及第二环状的孔18a、18b，从而使第一连接孔21内的电极柱18c与其他硅膜18电分离，并且使第二连接孔22内的电极柱18d与其他硅膜18电分离。由此，第一连接孔21内的电极柱18c与第一电极15a电连接，第二连接孔22内的电极柱18d与第二电极15b电连接。其结果为，能够抑制空间61的环境气从初始的环境气开始发生变动的情况，从而能够提高MEMS元件的可靠性，并且能够将MEMS部的第一以及第二电极15a、15b取出到空间61的外侧。相对于此，在比较例中，从空间91的内壁的氧化硅膜上产生气体，该气体积存于空间91中，从而使空间91的环境气从初始的环境气开始发生变动。
[0141]另外，在本实施方式中，通过在第二孔123、124以及脱模孔25、26中埋入金属膜71，并在该金属膜71上形成第二层间绝缘膜38，从而在多层金属配线结构的中途将金属膜71完全埋入。因此，在集成电路部30的保护膜39上没有金属膜71露出。因此，能够提高MEMS部15的相对于来自外部的机械性应力的耐性。
[0142]另外，在本实施方式中，通过使MEMS部15与集成电路部30 —起形成于硅基板11上，从而能够小型化或者降低制造成本。
[0143]另外，在本实施方式中，由于与比较例相比能够减小空间61的体积，因此能够缩短对牺牲层17进行蚀刻的时间。
[0144]实施方式3
[0145]图1l(A)为表示本发明的一个方式所涉及的MEMS元件的俯视图，图11⑶为沿着图1UA)所示的A-A"线的剖视图。在图11中，对与实施方式2相同的部分标记相同的符号，并省略相同部分的说明。
[0146]到形成第一氮化硅膜14为止的工序(到图2(A)所示的形成第一氮化硅膜14为止的工序)与实施方式2相同。
[0147]接下来，在第一氮化硅膜14上形成MEMS部15。对此，以下将进行详细说明。
[0148]在第一氮化硅膜14上形成第一导电膜，并通过对第一导电膜进行图案形成，而在第一氮化娃膜14上形成由第一导电膜构成的第一电极15a、第二电极15b以及第一娃基座72。第一娃基座72以包围第一以及第二电极15a、15b的方式而被形成。接着，在第一氮化硅膜14、第一硅基座72、第一以及第二电极15a、15b上形成与实施方式2相同的间隙用绝缘膜，并对该间隙用绝缘膜进行图案形成。由此，在间隙用绝缘膜上形成接触孔16a、16b、16c、16d。接着，在包括间隙用绝缘膜在内的整个面上形成第二导电膜，并通过对第二导电膜进行图案形成，从而在间隙用绝缘膜上形成由第二导电膜构成的可动电极15c、第二硅基座73、第一以及第二电极基座74、75形成。该可动电极15c通过接触孔16c而与第一电极15a电连接，第一电极基座74通过接触孔16b而与第一电极15a电连接，第二电极基座75通过而接触孔16d与第二电极15b电连接，第二硅基座73通过接触孔16a而被配置于第一硅基座72上。第二硅基座73以包围可动电极15c、第一以及第二电极基座74、75的方式而被形成。(参照图11(A))。
[0149]之后，与实施方式2相同，通过蚀刻而将间隙用绝缘膜去除。
[0150]接下来，与实施方式2相同，在第一氮化硅膜14上形成对MEMS部15、第一以及第二电极基座74、75、第一以及第二硅基座72、73进行覆盖的牺牲层。
[0151]之后，与实施方式2相同，通过对牺牲层进行图案形成，从而在牺牲层上形成槽76、第一连接孔21以及第二连接孔22，并且将无用的牺牲层去除。槽76位于第二硅基座73上，第一连接孔21位于第一电极基座74上，第二连接孔22位于第二电极基座75上。接着，对第一氮化硅膜14进行图案形成。
[0152]接下来，与实施方式2相同，在硅基板11上形成集成电路部30。
[0153]接着，与实施方式2相同，以覆盖牺牲层的方式形成多晶硅膜，并对该多晶硅膜进行图案形成。由此，在槽76内形成硅膜18，该硅膜18在槽76的底部处与第二硅基座73紧贝占，并且形成有覆盖牺牲层17的硅膜18，在第一以及第二连接孔21、22内形成有硅膜18，该硅膜18与第一以及第二电极基座74、75连接，在硅膜18上形成有第一以及第二环状的孔18a、18b。此时，通过第一以及第二环状的孔18a、18b而使第一连接孔21内的硅膜18与其他硅膜18电分离，并且使第二连接孔22内的硅膜18与其他硅膜18电分离。而且，第一连接孔21内的硅膜18经由第一电极基座74而与第一电极15a电连接，第二连接孔22内的硅膜18经由第二电极基座75而与第二电极15b电连接。即，分别位于第一以及第二环状的孔18a、18b的内侧的硅膜18与MEMS部15的第一以及第二电极15a、15b电连接，从而成为电极取出部(参照图11(A)、(B))。
[0154]接下来，与实施方式2相同，在包括第一以及第二环状的孔18a、18b内部在内的整个面上形成第二氮化硅膜36。之后的工序与实施方式2相同。但是，在通过去除牺牲层从而于该被去除的部分处形成空间61之后，在被埋入槽76内的硅膜18的外侧残留有牺牲层17(参照图11(B))。由于该残留的牺牲层17位于空间61的内壁的外侧，因此并未成为从空间61的内壁上产生气体的原因。
[0155]即使在本实施方式中，也能够得到与实施方式2相同的效果。
[0156]另外，在本实施方式中，通过配置第一以及第二电极基座74、75、第一以及第二硅基座72、73而能够使空间61的上方的顶棚部分的硅膜18平坦。
[0157]另外，在本实施方式中，由于将覆盖空间61的上部的硅膜18形成在第二硅基座73上，因此需要硅膜18覆盖的阶梯仅为因牺牲材料的厚度而产生的阶梯，并不取决于可动电极15c的厚度。因此，在可动电极15c的厚度较厚的情况下，例如在为了得到所需的MEMS元件的诸多特性而使可动电极15c的厚度厚于牺牲层的厚度的情况下，在硅膜18的结构可靠性以及加工难易度方面将比实施方式2更有利。
[0158]另外，在本实施方式中，由于具有包围MEMS部15的周围的第一以及第二硅基座
72、73，因此与图8(B)所示的实施方式2相比MEMS元件的面积变大。但是，在图8(B)所示的实施方式2中，需要留出MEMS部15的周围的倾斜的余量，相对于在可动电极15c的厚度较厚的时留出较大该倾斜的余量的情况，在本实施方式中，则由于无需留出这种倾斜的余量，因此在可动电极15c的厚度较厚的情况下，与实施方式2相比MEMS元件的面积反而变小。另外，由于与该倾斜相应的量、脱模时的牺牲层的蚀刻体积也变小，因此在加工成本方面与实施方式2相比也更有利。
[0159]此外，在本发明的各种的方式中，在特定的A(以下称为“A”)上(或下)形成特定的B(以下称为“B”)(形成有B)之时，并不限定于在A上(或下)直接形成B(形成有B)的情况。也包括在不阻碍本发明的作用效果的范围内，在A上(或下)隔着其他结构而形成B(形成有B)的情况。
[0160]符号说明
[0161]11…娃基板、12…兀件分离膜、13…氧化膜、14…第一氮化娃膜、15…MEMS部、15a…第一电极、15b…第二电极、15c…可动电极、16…间隙用绝缘膜、16a、16b、16c、16d...接触孔、17…牺牲层、18...娃膜、18a...第一环状的孔、18b...第二环状的孔、18c、18d...电极柱、21...第一连接孔、22...第二连接孔、23...第一贯穿孔、24...第二贯穿孔、25、26...脱模孔、30…集成电路部、31...栅极绝缘膜、32...栅电极、33...侧壁、34...源极扩散层、35...漏极扩散层、36...第二氮化硅膜、37...第一层间绝缘膜、38...第二层间绝缘膜、39...保护膜(第三绝缘膜)、39a…开孔部、41…第一导电插头、41a…第三连接孔、42...第二导电插头、42a…第四连接孔、43...第三导电插头、43a…第五连接孔、44…第四导电插头、44a…第六连接孔、45…第五导电插头、45a…第七连接孔、46…第六导电插头、46a…第八连接孔、47...第七导电插头、47a…第九连接孔、48...第八导电插头、48a…第十连接孔、51、52、53、54…第一配线层、55、56、57、58...第二配线层、61...空间、71...金属膜、72...第一硅基座、73...第二硅基座、74…第一电极基座、75...第二电极基座、76...槽、81...壁状的导电叠层、8la...槽、82...配线叠层、83...壁状的导电叠层、83a…槽、84...金属盖，91...空间、123、124…第二孔、157、158…
遮盖层O
【主权项】
1.一种微机电系统元件，其中， 在至少由氮化硅膜和硅膜构成的空间中配置有微机电系统部， 所述硅膜具有第一孔， 所述第一孔通过金属膜或金属硅化物而被填埋， 通过所述金属膜或所述金属硅化物、所述氮化硅膜以及所述硅膜而形成气密结构。
2.如权利要求1所述的微机电系统元件，其中， 所述微机电系统部被配置于所述氮化硅膜上， 至少所述硅膜的一部分被配置于所述微机电系统部上方，并紧贴着所述氮化硅膜。
3.如权利要求1所述的微机电系统元件，其中， 具有:第一绝缘膜，其被形成在所述硅膜上； 第二孔，其被形成在所述第一绝缘膜上，并位于所述第一孔上； 第二绝缘膜，其被形成在所述第一绝缘膜上， 所述第一孔以及所述第二孔通过所述金属膜或所述金属硅化物而被填埋。
4.如权利要求1所述的微机电系统元件，其中， 所述硅膜具有环状的孔， 位于所述环状的孔的内侧的所述硅膜与所述微机电系统部电连接， 所述环状的孔通过氮化硅膜而被填埋。
5.如权利要求3所述的微机电系统元件，其中， 绝缘膜具有被形成在所述硅膜上的第一绝缘膜、被形成在所述第一绝缘膜上的第二绝缘膜、被形成在所述第二绝缘膜上的第三绝缘膜。
6.如权利要求1所述的微机电系统元件，其中， 在通过第一氮化硅膜和硅膜而被覆盖的空间中配置有微机电系统部，所述微机电系统部具有第一电极， 所述硅膜具有第一环状的孔， 位于所述第一环状的孔的内侧的所述硅膜与所述第一电极电连接， 所述第一环状的孔通过第二氮化硅膜而被填埋。
7.如权利要求6所述的微机电系统元件，其中， 具有:第一电极基座，其被配置于所述第一电极上，且被配置于位于所述第一环状的孔的内侧的所述硅膜下； 硅基座，其紧贴于所述第一氮化硅膜上， 所述微机电系统部被配置于所述第一氮化硅膜上， 所述硅基座位于所述微机电系统部的周围， 所述硅膜被配置于所述微机电系统部上方，且与所述硅基座紧贴。
8.如权利要求1所述的微机电系统元件，其中， 所述微机电系统部具有可动电极、第一电极以及第二电极。
9.一种微机电系统元件的制造方法，其中， 在第一氮化硅膜上形成微机电系统部， 将对所述微机电系统部进行覆盖的牺牲层形成在所述第一氮化硅膜上， 形成硅膜，所述硅膜与位于所述牺牲层的周围的所述第一氮化硅膜紧贴、且对所述牺牲层进行覆盖， 在所述硅膜上形成孔， 通过经由所述孔而将湿式蚀刻液供给至所述牺牲层而去除所述牺牲层，从而使微机电系统部位于被所述第一氮化硅膜和所述硅膜覆盖的空间中。
10.如权利要求9所述的微机电系统元件的制造方法，其中， 在形成所述牺牲层之后且形成所述硅膜之前，在所述牺牲层上形成第一连接孔， 在形成所述硅膜时，通过在所述第一连接孔内形成所述硅膜而使所述第一连接孔内的所述硅膜与所述微机电系统部电连接， 在形成所述硅膜之后且形成所述孔之前， 通过在所述硅膜上形成第一环状的孔而将所述第一连接孔内的所述硅膜分离， 通过第二氮化硅膜来填埋所述第一环状的孔。
11.如权利要求10所述的微机电系统元件的制造方法，其中， 在通过第二氮化硅膜填埋了所述第一环状的孔之后且形成所述孔前， 在所述第二氮化硅膜以及所述硅膜上形成第一绝缘膜， 在所述第一绝缘膜上形成第一配线层， 在所述第一配线层以及所述第一绝缘膜上形成第二绝缘膜 在所述第二绝缘膜上形成第二配线层， 在所述第二配线层以及所述第二绝缘膜上形成第三绝缘膜， 在所述第一绝缘膜至所述第三绝缘膜上形成位于所述孔上的贯穿孔， 在去除所述牺牲层时，经由所述贯穿孔以及所述孔而将所述湿式蚀刻液供给至所述牺牲层， 在去除所述牺牲层后，通过利用溅射而将金属膜埋入所述贯穿孔以及所述孔中，从而利用所述金属膜、所述第一氮化硅膜及所述第二氮化硅膜以及所述硅膜而形成气密结构。
12.—种微机电系统元件的制造方法，其中， 在第一氮化硅膜上形成具有第一电极以及第二电极的微机电系统部， 将对所述微机电系统部进行覆盖的牺牲层形成在所述第一氮化硅膜上， 在所述牺牲层上形成位于所述第一电极上的第一连接孔以及位于所述第二电极上的第二连接孔， 形成硅膜，所述硅膜形成在位于所述牺牲层的周围的所述第一氮化硅膜上、且对所述第一连接孔及所述第二连接孔内以及所述牺牲层进行覆盖， 通过在所述硅膜上形成第一环状的孔而将所述第一连接孔内的所述硅膜分离，并且通过在所述硅膜上形成第二环状的孔而将所述第二连接孔内的所述硅膜分离， 通过第二氮化硅膜来填埋所述第一以及第二环状的孔， 在所述硅膜上形成第一孔， 通过经由所述第一孔而将湿式蚀刻液供给至所述牺牲层而去除所述牺牲层，从而使微机电系统部位于被所述第一氮化硅膜以及第二氮化硅膜和所述硅膜覆盖的空间中。
13.—种微机电系统元件的制造方法，其中， 在第一氮化硅膜上形成具有第一电极以及第二电极的微机电系统部， 将对所述微机电系统部进行覆盖的牺牲层形成在所述第一氮化硅膜上， 在所述牺牲层上形成位于所述第一电极上的第一连接孔以及位于所述第二电极上的第二连接孔， 形成硅膜，所述硅膜形成在位于所述牺牲层的周围的所述第一氮化硅膜上、且对所述第一连接孔及第二连接孔内以及所述牺牲层进行覆盖， 通过在所述硅膜上形成第一环状的孔而将所述第一连接孔内的所述硅膜分离，并且通过在所述硅膜上形成第二环状的孔而将所述第二连接孔内的所述硅膜分离，且形成第一孔， 通过第二氮化硅膜来填埋所述第一孔、所述第一环状的孔以及所述第二环状的孔， 将被埋入所述第一孔中的所述第二氮化硅膜去除， 通过经由所述第一孔而将湿式蚀刻液供给至所述牺牲层而去除所述牺牲层，从而使微机电系统部位于被所述第一氮化硅膜以及第二氮化硅膜和所述硅膜覆盖的空间中。
14.如权利要求12所述的微机电系统元件的制造方法，其中， 所述微机电系统部具有可动电极， 在形成所述微机电系统部时，在所述第一氮化硅膜上形成第一电极以及第二电极和包围所述第一电极以及所述第二电极的第一硅基座，之后，在所述第一电极上形成第一电极基座且在所述第二电极上形成所述可动电极以及第二电极基座，并且在所述第一硅基座上形成第二硅基座， 在形成对所述微机电系统部进行覆盖的牺牲层时，将对所述第一电极基座以及所述第二电极基座和所述第一硅基座以及所述第二硅基座进行覆盖的所述牺牲层形成在所述第一氮化硅膜上， 在所述牺牲层上形成所述第一连接孔以及所述第二连接孔时，在所述牺牲层上形成位于所述第一电极基座上的所述第一连接孔、位于所述第二电极基座上的所述第二连接孔以及位于所述第二硅基座上的槽， 在形成所述硅膜时，在所述槽内形成所述硅膜， 通过去除所述牺牲层，从而使微机电系统部、第一电极基座以及第二电极基座、第一硅基座以及第二硅基座位于所述空间中。
【专利摘要】本发明涉及一种MEMS元件及其制造方法。该MEMS元件为了抑制从配置有MEMS部的空间的内壁上产生气体，而将MEMS部配置于至少由氮化硅膜和硅膜构成的空间中，所述硅膜具有第一孔，所述第一孔通过金属膜或金属硅化物而被填埋，通过所述金属膜或所述金属硅化物、所述氮化硅膜以及所述硅膜而形成气密结构。
【IPC分类】B81C1-00, B81B7-00
【公开号】CN104817052
【申请号】CN10053869
【发明人】蝦名昭彦
【申请人】精工爱普生株式会社
【公开日】8月5日
【申请日】2月2日
【公告号】US0217992
