在本文中，我们将研究数字示波器的两个重要规格：模拟带宽和采样率。我们将看到，示波器模拟带宽决定了我们是否可以准确地测量给定频率的信号。此外，我们将讨论需要足够高的采样率以避免混叠，混叠也会降低测量精度。

示波器的简化框图

图1显示了数字示波器的简化框图。

图1

图1.图片由泰克提供。

模拟前端衰减/放大输入信号，并充当A / D转换器(ADC)的抗混叠滤波器。 ADC会以固定的采样率fs对已调节的输入信号进行采样，并将数字化后的采样传递到触发系统。触发系统的主要目的是提供稳定的波形显示。它确定应在屏幕上显示哪些采样信号。这些采样信号将存储在内存中并在显示在屏幕上之前进行处理。

示波器模拟带宽

模拟前端由诸如增益控制电路，缓冲器和ADC驱动器之类的模块组成。这些模块显示出低通频率响应。传递函数的幅度衰减3 dB的频率被认为是示波器的模拟带宽fBW。如图2所示。

图2

具有fBW模拟带宽的示波器可以处理哪个频率范围？

为了回答这个问题，我们注意到我们的测量设备不应在待测信号中引起不良的变化。例如，我们不应该使用上述示波器来测量频率为fBW的正弦波，因为这样的信号在通过低通滤波器时会被衰减3 dB。在这种情况下，示波器将数字化并显示不需要的衰减版本。因此，衰减最小的频率范围是示波器的有用带宽。

测量模拟信号

只要我们保持在示波器带宽的约三分之一(fBW/3)以下时，我们可以假定范围传递函数的衰减可以忽略不计。因此，在测量模拟信号时，应确保最大信号频率小于fBW/3以下，该经验法则基于以下假设：示波器频率响应在传递函数的通带中几乎是平坦的。

对于某些低成本的示波器，尤其是小公司制造的示波器，频率响应可能不平坦。如果不确定示波器的频率行为，可以通过应用扫频正弦波并检查显示波形的幅度来对其进行测量。

测量数字信号

如何测量数字波形？具有模拟带宽fBW的示波器可以测量的最大时钟频率是多少？我们知道数字波形的频率内容取决于其上升/下降时间。对于上升时间为Tr的信号，我们可以定义以下等效带宽如下：

在此等式中，Tr是数字信号的10-90％上升时间。 例如，对于Tr = 0.5 ns的时钟信号，等效带宽将为700 MHz。 这意味着该波形的最高有效频率分量低于约700 MHz。

我们假设示波器的传递函数在fBW/3以内的衰减可以忽略不计，因此，数字波形的最高有效频率分量应小于fBW/3：

因此我们有：

例如，用于测量Tr = 500 ps的数字信号的示波器带宽约为fBW = 2.1 GHz。 是德科技应用笔记中更详细地讨论了为特定测量选择正确的示波器带宽的主题。 我们在这里得出的方程与应用笔记给出的方程非常接近，该方程使用高斯响应示波器进行了3％的精确测量，方程如下：

是德科技(Keysight)应用笔记针对不同情况提供了稍有不同的公式，但是您可以使用这些公式作为简化的通用公式来评估测量数字信号时的示波器带宽的要求。

示波器带宽过大的缺点

示波器带宽应足够高以进行准确的测量，但是此参数是否有上限？示波器带宽过大是否会以某种方式降低我们的测量精度？请注意，示波器带宽设置了进入示波器的噪声的带宽。

例如，考虑测量33 MHz正弦波。基于以上讨论，我们可以使用带宽约为100 MHz的示波器来测量该信号。如果我们使用8 GHz示波器进行此测量，则位于100 MHz至8 GHz范围内的所有噪声成分都将进入示波器。这些噪声成分会使轨迹在屏幕上看起来有点模糊。

在许多情况下这可能不是一个严重的问题，但是如果您希望产品通过严格的性能或合规性规范，则必须注意这些细节并提供产品输出的最佳表示。

采样速率

在模拟前端对输入信号进行调节后，将其传递到A / D转换器。根据奈奎斯特采样定理，ADC fs的采样率必须至少是相关最高频率分量的两倍。这意味着我们需要一个抗混叠滤波器来限制ADC输入端信号的带宽。在图1中，抗混叠滤波是通过模拟前端的低通特性实现的。

尽管此滤波器抑制了高频成分，但我们没有砖墙式的低通特性。当我们移到更高的频率时，幅度衰减会增加，但并没有无限的衰减。假设我们选择采样频率fs，如图3所示。

低通滤波器的特性

由于我们在fs处的衰减有限，因此在此频率下出现的任何噪声分量都只会被低通特性部分抑制。 换句话说，ADC输入端的信号带宽并没有受到真正的限制，我们在上面可能仍然有相对较大的频率分量

fs/2(违反奈奎斯特标准)。

那么这将如何影响我们的测量精度？

采样过程将创建采样频率倍数处的频谱副本。 在0到fs的频率范围内，我们将得到如图4所示的频谱。

图4

虽然蓝色曲线是我们希望在数字化仪的输出端得到的频谱，但采样过程会创建原始频谱(由红色曲线表示)的多余副本。 蓝色和红色曲线上的分量的叠加为我们提供了ADC输出处数字信号的频谱。

图4显示，部分复制频谱与我们所需的频带重叠，该频带位于0到fBW的范围内。 这个期望的频带应该由A / D转换器后面的数字电路提取和处理。 我们如何提取所需的频段？

清晰的数字滤波器可有效抑制从fBW到fs-fBW的频率分量(见图5)。 消除该不想要的频带可以提高数字电路的效率。

图5

从0到fBW范围内显示的副本频谱部分呢？

通过在ADC的输出端放置一个滤波器，无法抑制这些频率分量。如图4所示，这些不希望有的分量从原始频谱中位于fs-fBW到fs范围内的部分折回。因此，我们可以通过增加采样率(对于给定的fBW)来抑制这些混叠分量。这样，混叠分量将经历的最小叠加。

查看图4.折回组件的最小可接受衰减是多少？

衰减应足够大，以使混叠分量远低于A / D转换器的量化水平。在实践中，对于高斯频率响应示波器，我们通常需要将实时采样率设为示波器带宽的4-5倍。具有最大平坦频率响应的示波器具有更陡峭的滚降。结果，这种示波器带宽的大约2.5倍的采样率导致可接受的精度。

如果混叠明显，又将如何影响显示的轨迹？

图6显示了示波器带宽和采样率分别为500 MHz和1 GSa / s时的测量结果。

图6

如您所见，进行重复测量时，迹线会在信号边缘附近摆动。这是由于以下事实：具有更陡峭过渡的波形部分包含了较高的频率分量，并且混叠在这些区域中将会变得更加明显。

结论

在本文中，我们研究了数字示波器的两个重要规格：模拟带宽和采样率。我们看到，对于模拟信号，最大信号频率应小于示波器带宽的约三分之一(fBW/3)。为了测量数字信号，我们可以将数字波形的最高有效频率分量限制为小于示波器带宽的约三分之一(fBW/3)

此外，我们讨论了需要足够高的采样率以避免混叠。

使用高斯频率响应示波器时，我们通常需要将实时采样率设为示波器带宽的4-5倍。具有最大平坦频率响应的示波器具有更陡峭的滚降，并且大约是示波器带宽的2.5倍的采样率就足够了。