班 号
姓 名
哈工大2002－学年 秋 季学期
计算机组成原理 试 题
注意行为规范
，
遵守考试纪律
！
题 号
一
二
三
四
五
六
七
八
得分
得 分
一、填空(12分)
某浮点数基值为2，阶符1位，阶码3位，数符1位，尾数7位，阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写出它所能表示的最大正数 ，非0最小正数 ，最大负数 ，最小负数 。
变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 ， 指令提供 ； 而在变址寻址中，变址寄存器提供 ，指令提供 。
影响流水线性能的因素主要反映在 和
两个方面。
设机器数字长为16位(含1位符号位)。若1次移位需10ns，一次加法需10ns，则补码除法需 时间，补码BOOTH算法最多需要 时间。
CPU从主存取出一条指令并执行该指令的时间叫 ，它通常包含若干个 ，而后者又包含若干个 。 组成多级时序系统。
二、名词解释(8分)
微程序控制
存储器带宽
RISC
中断隐指令及功能
三、简答(18分)
1. 完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。
2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。
(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。
(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。
3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。
中断源
屏蔽字
0 1 2 3 4
L0
L1
L2
L3
L4
4. 某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。
(1)画出一地址指令格式并指出各字段的作用；
(2)该指令直接寻址的最大范围；
(3)一次间址的寻址范围；
(4)相对寻址的寻址范围。
四、(6分)
设阶码取3位，尾数取6位(均不包括符号位)，按浮点补码运算规则
计算[25] + [24]
五、画出DMA方式接口电路的基本组成框图，并说明其工作过程(以输入设备为例)。(8分)
六、(10分)设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写控制信号，现有下列存储芯片：
RAM：1K×8位、2K×4位、4K×8位
ROM：2K×8位、4K×8位
以及74138译码器和各种门电路(自定)，画出CPU与存储器连接图。要求：
(1)最大4K地址空间为系统程序区，与其相邻2K地址空间为用户
程序区。
(2)合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。
(3)详细画出存储芯片的片选逻辑。
允许输出允许写
允许输出
允许写
74138
七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时栈指针加一。试写出中断返回指令(中断服务程序的最后一条指令)，在取指阶段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制，则还需要增加哪些微操作。(10分)
八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提高整机速度的措施。(8分)
班 号
姓 名
哈工大2002－学年 秋 季学期
计算机组成原理 试 题
填空题(24分)
1．DMA的数据块传送可分为 、
和 阶段。
2．设 n = 16 (不包括符号位)，机器完成一次加和移位各需100ns，则原码一位乘最多需 ns,补码Booth算法最多需 ns。
3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量(用补码表示)，每当CPU从存储器取出一个字节时，即自动完成(pc)+ 1→ pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 。
4．设浮点数阶
