最近需要在ISE平台上验证GTX高速接口的数据传输，在ISE平台上首次用到了ILA逻辑分析仪，故将使用过程中的问题和大概流程整理出来。
ISE平台ILA和VIO的使用
软件：ISE 14.7
芯片
ISE平台ILA和VIO的使用引言1.1 ILA、VIO IP核的调用1.2 上板测试2.1 总结
引言
ILA和VIO的基础知识就不多说了，简单来说，就是为了方便观察FPGA内部信号，设置的一种工具。XILINX对应ILA，ALTERA对应signaltap，功能都是类似，使用方式稍有不同。VIO可以作为寄存器给FPGA中提供信号值 ，即可以在不改动原有程序的基础上，改变程序中的信号值，可以节省FPGA的调试时间。同样，VIO对应ALTERA中的 sources&probes。
1.1 ILA、VIO IP核的调用
在ISE，ILA和VIO的使用需要配合 ICON来使用，需要在IP库里添加这三个ip核（注意每一个ILA或VIO都需要用到一个ICON产生的CONTROL），例化代码如下
icon_0 icon_0_inst (.CONTROL0(CONTROL0), // INOUT BUS [35:0].CONTROL1(CONTROL1) // INOUT BUS [35:0] );ila_0 ila_0_inst (.CONTROL(CONTROL0), // INOUT BUS [35:0].CLK(drp_clk_r), // IN.TRIG0(gt0_wr_data), // IN BUS [15:0].TRIG1( gt0_wr_en), // IN BUS [15:0].TRIG2(gt0_rd_data), // IN BUS [15:0].TRIG3(gt0_rd_en), // IN BUS [7:0].TRIG4(gt0_wr_prog_full), // IN BUS [7:0].TRIG5(gt0_wr_full), // IN BUS [7:0].TRIG6(gt0_rd_prog_empty), // IN BUS [7:0].TRIG7(gt0_rd_empty), // IN BUS [7:0].TRIG8(track_data_i), // IN BUS [7:0].TRIG9(gt0_rxcharisk_i) );vio vio_inst (.CONTROL(CONTROL1), // INOUT BUS [35:0].ASYNC_OUT(ASYNC_OUT) // OUT BUS [7:0]);
信号的位宽与ILA各TRIG的位宽尽量保持一致，否则可能会在编译或生成bit文件时报错。（WIN10和ISE存在不兼容问题）
1.2 上板测试
在程序生成比特流文件后，连接硬件进行下载测试。
下载完成后，双击图1中红框，打开chipscope界面。
图1 chipScope 打开位置
然后单击图2中红框，自动检测JTAG、连接目标设备后，打开chipscope界面，如图3。
图2 chipScope 进入界面
图3 chipScope 界面
上图中3个框，分别代表 Trigger setup 、 Trigger Condition和waveworm，本次设置如下。
图4 触发设置
可以看到，图4中设置了M3的R，即当M3为上升沿时触发一次 数据。（R是上升沿、F是下降沿、B是双边沿），也可以设置多个条件的“与、或” ，M3信号即 1.1节中采集信号的 Trig2。
图5 信号线设置
图5 可以看到，这里信号线都是分开的，而明明我ila设置的时候是有位宽为16为的数据，这样只能手动把信号线合到一起，便于观察整个16位的信号。按照调用ila核时的信号顺序，将信号线合并，重命名。
图6 信号线合并
点击出上红色箭头，将信号线合并，并双击重命名。
图7 vio的设置
双击图7中座上角箭头的位置，打开vio小窗口，本文在黄色框中将ASYNC_OUT[0] 设置为1，表示开始进行数据发送。
图8 采集到的波形数据
点击最上方运行，程序在rden（M3）的上升沿采集到图8中的数据。
2.1 总结
ISE平台 ILA和vio的使用 相较于Vivado来说稍微麻烦一些，Vivado平台不需要ICON核的配合，而且在波形图中，也不用手动去并信号线，奇怪的是为什么信号线原本的名字也没有??还得要手动的去对准命名，信号线如果很多岂不是很浪费时间？
需要交流的可以评论私信~
