PAGE 1
B)计算机。
D 串行
A)。
-(2 -1)
7 当前的 CPU由(B )组成。
A 控制器
D 控制器、 ALU、主存
8 流水 CPU是由一系列叫做“段”的处理部件组成。 和具备 m个并行部件的 CPU相比,一个 m段流水 CPU的吞吐能力是 (A )。
A )系统工作效率最低。
B 双总线
12 单级中断系统中, CPU一旦响应中断,立即关闭( C )标志,以防止本次中断服务结束前同级的其他中断源产生另一次中
B 从用户模式切换到管理员
C 扩大 CPU中通用寄存器的
D 既扩大主存贮器容量, 又扩
大 CPU 中通用寄存器的数
A 只适用于 CPU控制的方
B 只适用于外围设备控制的
PCI
D )。
B 汇编语言对机器的依赖性
A )方式执行多个独立的读写操作。
C 顺序
B 用若干条机器指令实现一
33 描述多媒体 CPU基本概念中,不正确的是(
A 多媒体 CPU是带有 MMX B MMX是一种多媒体扩展结
技术的处理器
D 多媒体 CPU是以超标量结
构为基础的 CISC机器
B )。
二、填空题
1 字符信息是符号数据,属于处理( 非数值 )领域的问题,国际上采用的字符系统是七单位的
(ASCII)码。P23
2 按IEEE754标准,一个 32 位浮点数由符号位 S(1 位 )、阶码 E(8 位 )、尾数 M(23 位)三个域组
成。其中阶码 E的值等于指数的真值( e )加上一个固定的偏移值( 127 )。P17
3 双端口存储器 和多模块交叉存储器 属于并行存储器结构,其中前者采用( 空间 )并行技术,
后者采用( 时间 )并行技术。 P86
4 衡量总线性能的重要指标是( 总线带宽 ),它定义为总线本身所能达到的最高传输速率,单位是兆
字节每秒( MB/s )。P186
5 在计算机术语中,将 ALU控制器和( cache )存储器合在一起称为( CPU)。P139
6 数的真值变成机器码可采用原码表示法,反码表示法, ( 补码 )表示法,( 移码 )表示法。P19
- P21
7 广泛使用的( SRAM)和( DRAM)都是半导体随机读写存储器。前者的速度比后者快,但集成度
不如后者高。 P66
8 反映主存速度指标的三个术语是存取时间、( 存储周期) 和( 存储器带宽 )。P66
9 形成指令地址的方法称为指令寻址,通常是( 顺序 )寻址,遇到转移指令时( 跳跃)寻址。P123
10 CPU从( 主存中 )取出一条指令并执行这条指令的时间和称为( 指令周期 )。
12 IEEE754 标准规定的 64位浮点数格式中,符号位为 1 位,阶码为 11 位,尾数为 52位,则它能表示的
13 浮点加、减法运算的步骤是( 0 操作处理 )、( 比较阶码大小并完成对阶 )、( 尾数进行加
或减运算 )、( 结果规格化并进行舍入处理 )、( 溢出处理 )。P52
KB=2048KB寻( 址范围)=2048 8(化为字的形式 ) 214
15 一个组相联映射的 Cache,有 128块,每组 4 块,主存共有 16384块,每块 64 个字,则主存地址共( 20 )
8 )位,组地址应为( 6 )位,Cache地址共( 7 )位。 2 =16384 64
16 CPU 存取出一条指令并执行该指令的时间叫( 指令周期 ),它通常包含若干个( CPU周期 ),
而后者又包含若干个( 时钟周期 )。P131
17 计算机系统的层次结构从下至上可分为五级,即微程序设计级( 或逻辑电路级 )、一般机器级、操作系统
级、( 汇编语言 )级、( 高级语言 )级。P13
18 十进制数在计算机内有两种表示形式:( 字符串 )形式和( 压缩的十进制数串 )形式。前者主要用在
19 一个定点数由符号位和数值域两部分组成。 按小数点位置不同, 定点数有 ( 纯小数 )和( 纯整数 )
两种表示方法。 P16
20 对存储器的要求是容量大、速度快、成本低,为了解决这三方面的矛盾,计算机采用多级存储体系结
构,即( 高速缓冲存储器 )、( 主存储器 )、( 外存储器 )。P66
21 高级的 DRAM芯片增强了基本 DRAM的效用,存取周期缩短至 20ns 以下。举出三种高级 DRAM芯片,它
们是( FPM-DRAM)、( CDRAM)、(SDRA)M。P75
22 一个较完善的指令系统,应当有( 数据处理 )、( 数据存储 )、( 数据传送 )、( 程序控制 )
四大类指令。 P119
23 机器指令对四种类型的数据进行操作。这四种数据类型包括( 地址 )型数据、( 数值 )型数据、
( 字符 )型数据、( 逻辑 )型数据。 P110
24 CPU 中保存当前正在执行的指令的寄存器是( 指令寄存器 ),指示下一