本发明涉及ddr内存领域，尤其涉及一种通过soc测试ddr内存稳定性的方法。
背景技术：
在嵌入式系统中，随着ddr内存的频率越来越高，ddr内存对系统的要求也越来越高，ddr内存读写的时间也越来越小，很容易出现ddr读写的错误，造成系统死机，只有ddr内存的稳定性高才能防止ddr读写出现错误；现在主要是通过两种方法来测试嵌入式系统中ddr内存的稳定性：1.通过老化煲机来测试ddr内存的稳定性，这种测试方法需要耗费大量的时间，并且无法判断ddr内存余量是否足够；2.把pcb板寄回ddr内存厂商进行各项参数测试，这种测试方法花费高、耗时长，并且也无法避免pcb板的板材不同造成的差异；如何快速、低成本测试嵌入式系统中ddr内存的稳定性成为了业绩难题。
技术实现要素：
为了解决上述问题，本发明提出一种通过soc测试ddr内存稳定性的方法。
本发明通过以下技术方案实现的：
本发明提出一种通过soc测试ddr内存稳定性的方法，soc对ddr进行读写，以dqs作为时钟，通过soc调整dqs来找到ddr读写时dqs的setuptime和holdtime，所述通过soc测试ddr内存稳定性的方法包括如下步骤：
s1：通过soc将dqs默认寄存器的值设置为b，逐个单位左移，当移动到a-1个单位出现ddr读写错误时，取a为左边界；
s2：通过soc将dqs默认寄存器的值还原为b，逐个单位右移，当移动到c+1个单位出现ddr读写错误时，取c为右边界；
s3：通过公式[(b-a+1)*ddr对应频率下的时长]计算出dqs读写的setuptime；通过公式[(c-b+1)*ddr对应频率下的时长]计算出dqs读写的holdtime。
进一步的，dqs读写的setuptime与dqs读写的holdtime的总和越接近ddr时钟的二分之一数值，说明ddr稳定性越高。
进一步的，dqs读写的setuptime与dqs读写的holdtime差值越小，说明ddr稳定性越高。
进一步的，当dqs读写的setuptime和dqs读写的holdtime均大于80ps时，说明ddr稳定性高。
本发明的有益效果：
1.本发明提出的通过soc测试ddr内存稳定性的方法能够快速的测试出ddr内存的稳定性。
2.本发明提出的通过soc测试ddr内存稳定性的方法通过软件即可进行测试，测试过程中系统负载较大，更加符合实际应用的要求。
附图说明
图1为本发明的通过soc测试ddr内存稳定性的方法的步骤示意图。
具体实施方式
为了更加清楚、完整的说明本发明的技术方案，下面结合附图对本发明作进一步说明。
请参考图1，本发明提出一种通过soc测试ddr内存稳定性的方法，soc对ddr进行读写，以dqs作为时钟，通过soc调整dqs来找到ddr读写时dqs的setuptime和holdtime，所述通过soc测试ddr内存稳定性的方法包括如下步骤：
s1：通过soc将dqs默认寄存器的值设置为b，逐个单位左移，当移动到a-1个单位出现ddr读写错误时，取a为左边界；
s2：通过soc将dqs默认寄存器的值还原为b，逐个单位右移，当移动到c+1个单位出现ddr读写错误时，取c为右边界；
s3：通过公式[(b-a+1)*ddr对应频率下的时长]计算出dqs读写的setuptime；通过公式[(c-b+1)*ddr对应频率下的时长]计算出dqs读写的holdtime。
在本实施方式中，soc全称为：芯片级系统，systemonchip；ddr全称为：ddrsdram(doubledataratesdram，双倍速率sdram)；在实际检测过程中，将所述通过soc测试ddr内存稳定性的方法的步骤s1至步骤s3编译成测试脚本，在bootloader下运行测试脚本即可自动测试出dqs读写的setuptime和dqs读写的holdtime，所述通过soc测试ddr内存稳定性的方法能够快速的测试出ddr内存的稳定性；分别测试soclane0至lane3的dqs读写的setuptime和dqs读写的holdtime，根据dqs读写的setuptime和dqs读写的holdtime即可判断出ddr内存的稳定性；所述通过soc测试ddr内存稳定性的方法通过软件即可进行测试，测试过程中系统负载较大，更加符合实际应用的要求。
进一步的，dqs读写的setuptime与dqs读写的holdtime的总和越接近ddr时钟的二分之一数值，说明ddr稳定性越高。
在本实施方式中，dqs读写的setuptime与dqs读写的holdtime的总和越大则说明ddr稳定性越高，一般情况下dqs读写的setuptime与dqs读写的holdtime的总和小于ddr时钟的二分之一数值，如果dqs读写的setuptime与dqs读写的holdtime的总和越接近ddr时钟的二分之一数值，则说明ddr稳定性更高。
进一步的，dqs读写的setuptime与dqs读写的holdtime差值越小，说明ddr稳定性越高。
在本实施方式中，能够根据dqs读写的setuptime与dqs读写的holdtime来调整dqs默认寄存器的值，使dqs读写的setuptime与dqs读写的holdtime差值变小进而提高ddr的稳定性。
进一步的，当dqs读写的setuptime和dqs读写的holdtime均大于80ps时，说明ddr稳定性高。
在本实施方式中，ps是单位皮秒的简写；当dqs读写的setuptime和dqs读写的holdtime均大于80ps时，说明ddr稳定性高，ddr有足够的余量应付各种系统问题。
当然，本发明还可有其它多种实施方式，基于本实施方式，本领域的普通技术人员在没有做出任何创造性劳动的前提下所获得其他实施方式，都属于本发明所保护的范围。
