文档介绍：
第三章
计算机中的
逻辑部件
2002.9
北京理工大学计算机科学工程系
第三章
本章的中心内容是讨论计算机中常用的组合逻辑电路和时序逻辑电路,以及基本的逻辑部件。我们将从使用角度出发,着重讨论外特性和工作原理,而对涉及到器件和部件内部结构的问题已在《数字电路》课程中进行过讨论,在此不再赘述。
2002.9
北京理工大学计算机科学工程系
§1 组合逻辑电路
所谓组合逻辑电路,是指该电路在任一时刻的输出,仅取决于该时刻的输入信号,而与输入信号作用前电路所处的状态无关。从电路结构上看,组合逻辑电路仅由门电路组成,电路中无记忆元件,输入与输出之间无反馈。
2002.9
北京理工大学计算机科学工程系
§1 组合逻辑电路
1.1 编码器
编码器是一种多输入、多输出的组合逻辑电路。通常同一时间内只允许一个输入端有效,这时的输出就是该输入所对应的二进制代码值。
编码器
X1
X2
Xm
F1
F2
Fn
…
…
输入端
输出端
输入端和输出端之间满足下列关系:m≤2n
若m=2n,全编码;若m<2n,部分编码
2002.9
北京理工大学计算机科学工程系
§1 组合逻辑电路
常见的编码器有以下三种:
(1) 二进制编码器
这是一种全编码器,其输入信号的个数m=2n,输出信号的位数为n。例如:8线-3线编码器的输入信号个数为8,输出信号的位数为3;16线-4 线编码器的输入信号个数为16,输出信号的位数为4。
2002.9
北京理工大学计算机科学工程系
§1 组合逻辑电路
2002.9
北京理工大学计算机科学工程系
§1 组合逻辑电路
(2) 二-十进制编码器
将十进制的十个数码0~9用四位二进制代码来表示的电路,称为二-十进制编码器。在这个电路中,m=10,n=4,显然它属于部分编码。
二-十进制编码器又可分为NBCD码编码器、余3码编码器等。
2002.9
北京理工大学计算机科学工程系
§1 组合逻辑电路
(3) 优先编码器
前面提到的一般编码器,输入信号是互相排斥的。而优先编码器则不同,它允许几个信号同时输入,但是,只对其中优先级最高的输入进行编码,不理睬级别低的输入。如:8线-3线优先编码器的f7的优先级别最高,f0 的优先级别最低。
这样的编码器可以被用来作为中断及中断向量发生器。
2002.9
北京理工大学计算机科学工程系
1.2 译码器
译码器也是一种多输入、多输出的组合逻辑电路。每输入一个二进制代码,在多个输出端中最多只有一个有效。译码是编码的逆过程。
§1 组合逻辑电路
译码器
X1
X2
Xn
F1
F2
Fm
输入端
输出端
输入端和输出端之间满足下列关系:2n≥m
若2n =m ,全译码;若2n>m,部分译码
2002.9
北京理工大学计算机科学工程系
内容来自淘豆网转载请标明出处.
